vit_r

на перле трудно специфицировать структуры данных типа деревьев, массивов структур из массивов структур и т.д.

Ну-у-у. Не знаю. Если пытаться на Перле сделать Верилог, то, наверно, трудно. Для людей, работавших на С с указателями должно быть просто. Нужно просто прочитать не "Перл для идиотов", а что-нибудь посерьёзнее.

When I call my variables $a or $b

По голове кандилябром сразу. Имена переменных не должны быть короткими, за исключением особых случаев.

The following lists the reserved words of Verilog hardware description language, as of OVI LRM 2.0: and, always, assign, attribute, begin, buf, bufif0, bufif1, bufif1, case, cmos, deassign, default, defparam, disable, else, endattribute, end, endcase, endfunction, endprimitive, endmodule, endtable, endtask, event for, force, forever, fork, function, highhz0, highhz1, if, initial, inout, input, integer, join , large, medium, module, nand, negedge, nor, not, notif0, notif1, nmos, or output, parameter, pmos, posedge, primitive, pulldown, pullup, pull0, pull1, rcmos, reg, release, repeat, rnmos, rpmos, rtran, rtranif0, rtranif1, scalared, small, specify, specparam, strong0, strong1 supply0, supply1, table, task, tran, tranif0, tranif1, time, tri, triand, trior, trireg, tri0, tri1, vectored, wait, wand, weak0, weak1, while, wire, wor

Кому будем жаловаться?

В Перле просто куча сокращений для ключевых слов. В большинстве случаев это исключительно удобно для людей, с Перлом работающих, но китайская грамота для не посвящённых. Ну так он и является языком для профессионалов. В гоночную машину тоже не стоит сажать всех кого попало.

По-моему, кое-у-кого нездоровая тенденция доказательства проблематичности Перла через всякие извращения.